# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-275734

(43) Date of publication of application: 13.10.1998

(51)Int.CI.

HO1G 4/12

H01G 4/30

(21)Application number: 09-078669

(71)Applicant: KYOCERA CORP

(22)Date of filing:

31.03.1997


(72)Inventor: NISHI YUKIHIRO


## (54) CERAMICS CAPACITOR

# (57)Abstract:

PROBLEM TO BE SOLVED: To provide a ceramics capacitor of low capacity and resistance, while excellent in impact resistance.

SOLUTION: In an almost rectangular parallelpiped. dielectrics ceramics main body 1, first and second cylindrical internal electrodes 2 and 3 which, being coaxial, extend in longitudinal direction are allocated, and, the end part of the first cylindrical internal electrode 2 is connected to the first terminal electrode 4 formed on one end surface of a pair of facing end surfaces of the dielectrics ceramics main body 1, while that of the second cylindrical internal electrode 3 connected to the second terminal electrode 5 is formed on the other end surface.





## **LEGAL STATUS**

[Date of request for examination]

30.03.2001

Date of sending the examiner's decision of

04.03.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-275734

(43)公開日 平成10年(1998)10月13日

(51) Int.Cl.<sup>6</sup> H 0 1 G 識別記号

4/12

352

4/30 3 0 1

FΙ

H 0 1 G 4/12

352

4/30

301D

# 審査請求 未請求 請求項の数1 OL (全 9 頁)

(21)出願番号

特願平9-78669

(22)出願日

平成9年(1997)3月31日

(71)出願人 000006633

京セラ株式会社

京都府京都市山科区東野北井ノ上町5番地

の22

(72)発明者 西 幸宏

鹿児島県国分市山下町1番1号 京セラ株


式会社鹿児島国分工場内

# (54) 【発明の名称】 セラミックコンデンサ

### (57)【要約】

【課題】 低容量、低抵抗で、しかも、耐衝撃性に優れたセラミックコンデンサを提供する。

【解決手段】 概略直方体状の誘電体セラミック本体 1 内に、長手方向に延びかつ同芯状の第 1 および第 2 の筒状内部電極 2 、3 を配置するとともに、前記第 1 の筒状内部電極 2 の端部は、前記誘電体セラミック本体 1 の対向する 1 対の端面の一方の端面に形成された第 1 の端子電極 4 に接続するとともに、前記第 2 の筒状内部電極 3 の端部は、他方の端面に形成された第 2 の端子電極 5 に接続している。



#### 【特許請求の範囲】

【請求項1】 概略直方体状の誘電体セラミック本体内に、該本体の長手方向に延びる第1の筒状内部電極と、該第1の筒状内部電極の外周を囲む第2の筒状内部電極を夫々配置するとともに、前記第1の筒状内部電極の一方の端部を、前記誘電体セラミック本体の対向する1対の端面の一方の端面に形成された第1の端子電極に接続させるとともに、前記第2の筒状内部電極の一方の端部は、他方の端面に形成された第2の端子電極に接続させたことを特徴とするセラミックコンデンサ。

#### 【発明の詳細な説明】

#### [0001]

【発明が属する技術分野】本発明はセラミックコンデンサに関し、特に、800MHz~2GHzの高周波帯域で動作する回路にて低容量、低抵抗特性を満足し得るセラミックコンデンサである。

#### [0002]

【従来の技術】従来より、図16に示すように、セラミックコンデンサは、誘電体セラミック本体101内に、第1の内部電極層102と第2の内部電極層103を互いに積層して形成していた。そして、第1の内部電極層102は、誘電体セラミック本体101の互いに対向しあう一対の端面の一方の端面に導出し、この一方の端面に形成された第1の端子電極104と電気的に接続していた。また、第2の内部電極層103は、誘電体セラミック本体101の互いに対向しあう一対の端面の他方の端面に導出し、この他方の端面に形成された第2の端子電極105と電気的に接続していた。

【0003】これにより、第1の内部電極層102と第2の内部電極層103との対向面積、第1の内部電極層102と第2の内部電極層103との間の誘電体セラミック層の誘電体率、その厚みによって、所定容量が形成され、この容量が第1の端子電極104と第2の端子電極105から導出されていた。

【0004】ここで、誘電体セラミック本体101の材料は、MgTiO3、BaTiO3、CaTiO3などが用いられ、内部電極層102、103はPd、AgーPdなどが用いられ、端子電極104、105は、Ag、AgーPdなどの厚膜導体膜とNi、半田などのメッキ層とから構成されていた。

【0005】低容量(10pF以下)のセラミックコンデンサは、高周波帯域、例えば800~2GHェで動作する高周波回路で多用されているが、抵抗成分(等価直列抵抗)が $200~400m\Omega$ 程度と大きく、低抵抗

(高Q値)を必要とする回路、例えば共振回路やマッチング回路などでは、信号に対するノイズ成分が大きくなったり、コンデンサで消費される電力が大きくなり、これにより回路動作が不安定になってしまう。

【0006】従来、抵抗成分を下げた高周波用セラミックコンデンサとして、第1の内部電極層同士を隣接積層

し、また、第2の内部電極層同士を隣接積層し、一枚の 第1の内部電極層が第2の容量電極層と対向する面を一 方面に限定する構造が提案されている(特開昭60-2 01608号)。

【0007】また、第1および第2の内部電極を分割して、分割された電極層を千鳥状に対向させて配置する構造が提案されている(特開平2-15606号)。

【0008】さらに、端子電極との接続部分の幅を広げた内部電極層の構造が提案されている(特開平2-128414号)。

### [0009]

【発明が解決しようとする課題】しかし、これら誘電体セラミック本体101内に形成された内部電極層102、103は、平面状となっており、積層セラミックコンデンサを基調とするものであり、種々の構造状の改善によっても、抵抗成分は約200mΩ程度が限界であった。

【 O O 1 O 】 本発明は、上述の課題に鑑みて案出されたものであり、内部電極の根本的な構造に改良を加え、低容量、低抵抗で、しかも、耐衝撃性に優れたセラミックコンデンサを提供するものである。

#### [0011]

【課題を解決するための手段】本発明は、概略直方体状の誘電体セラミック本体内に、該本体の長手方向に延びる第1の筒状内部電極と、該第1の筒状内部電極の外周を囲む第2の筒状内部電極を夫々配置するとともに、前記第1の筒状内部電極の一方の端部は、前記誘電体セラミック本体の対向する1対の端面の一方の端面に形成された第1の端子電極に接続するとともに、前記第2の筒状内部電極の一方の端部は、他方の端面に形成された第2の端子電極に接続していることを特徴とするセラミックコンデンサである。

## [0012]

【作用】本発明で、第1の筒状内部電極の外周面と第2の筒状内部電極の内周面とが、誘電体セラミック層を介して対向している。しかも、第1の筒状内部電極は、断面の筒状形状で第1の端子電極に接続し、第2の筒状内部電極は、断面の筒状形状で第2の端子電極に接続している。

【0013】即ち、両筒状内部電極の端面形状の状態で端子電極と接続しているため、接続部分における抵抗成分を最小値とすることができる。

【0014】また、両筒状内部電極の形状が筒状となっているため、筒状内部電極上の高周波電流密度が均一化することになるため、これによって、抵抗成分を低くすることができる。これらによって、特に、低容量(10pF以下)で、100mΩ以下という低抵抗特性を安定して導出できることになる。

【0015】よって、高周波回路において、信号に対するノイズレベルを小さくでき、消費電流を小さくでき、

しかも、回路動作の安定化を図ることができる。

【0016】また、構造的に誘電体セラミック本体内に、筒状内部電極が配置されている構造であり、全体が緻密構造となるため、外部の衝撃や熱衝撃によってセラミック本体にクラックや破損が発生することが一切ない。

#### [0017]

【実施例】以下、本発明のセラミックコンデンサを図面 に基づいて詳説する。

【0018】図1は、本発明のセラミックコンデンサの 外観斜視図であり、図2は図1中のX-X線断面図であ り、図3は図1中のY-Y線断面図であり、図4は図1 中のZ-Z線断面図である。

【0019】本発明のセラミックコンデンサは、誘電体セラミック本体1と第1の筒状内部電極2と第2の筒状内部電極3と第1の端子電極4と第2の端子電極5とから構成されている。

【0020】誘電体セラミック本体1は、概略直方体であり、MgTiO3、CaTiO3、BaTiO3などの誘電体セラミック材料が例示できる。例えば、その外形は、長さ1.6mm、幅0.8mm、高さ0.8mmとなっている。

【0021】この誘電体セラミック本体1の内部には、 第1の筒状内部電極2と第2の筒状内部電極3とが形成 され、また、対向する一対の端面には、夫々第1の端子 電極4と第2の端子電極5とが形成されている。

【0022】第1の筒状内部電極2は、Ag-Pd、Pdxとの材料からなり、その厚みが4~ $6\mu$ m程度である。第1の筒状内部電極2の断面形状は、一辺が約27 $\mu$ mの概略方形状をなし、一方の筒状端部は、誘電体セラミック本体1の第1の端面に露出している。

【0023】第2の筒状内部電極3は、AgーPd、Pdなとの材料からなり、その厚みが4~6 $\mu$ m程度である。第2の筒状内部電極3の断面形状は、一辺が約510 $\mu$ mの概略方形状をなし、第1の筒状内部電極2の外周を誘電体材料を介在して取り囲むように形成されている。そして、第2の筒状内部電極3の一方の筒状端部は、誘電体セラミック本体1の第2の端面に露出している。

【0024】これにより、筒状内部電極2、3が形成された誘電体セラミック本体 1 の断面形状は、図 2 に示すように、中心部から、例えば、一辺約 $270\mu$  mの断面正方形状の誘電体セラミックコア部材 11、その周囲に形成された第 1 の筒状内部電極2、第 1 の筒状内部電極20 の外周に形成された、厚み約  $120\mu$  mの中間の誘電体セラミック層 120 では、その周囲に形成された形 1200 の筒状内部電極 130 の筒状内部電極 130 の所間である。第 130 の所属では、結局、誘電体セラミックを 130 の所属では、 131 の所属では、 132 の 132 の 133 とから構成され、 133 とから構成され、 133 となっいる。 尚、長さは、 例

えば1.6mmである。

【0025】誘電体セラミック本体1の相対向する一対の端面に、図1、図3、図4に示すように、第1の端子電極4、第2の端子電極5が形成されている。

【0026】各々の端子電極4、5は、その端面と、該端面と接する4つ面に形成されてる。端子電極4、5は、Ag、AgーPdを主成分とする下地厚膜導体膜と、該下地厚膜導体膜の表面に被着されたNiや半田などのメッキ層とから構成されている。また、第1の端子電極4は、誘電体セラミック本体1の一方の端面に露出した第1の筒状内部電極2に電気的に接続し、第2の端子電極5は、誘電体セラミック本体1の他方の端面に露出した第2の筒状内部電極3に電気的に接続している。

【0027】上述の構成により、第1の筒状内部電極2の外周面と第2の筒状内部電極3の内周面とが、誘電体セラミック層12を介して互いに対向しあい、両電極2、3の対抗面積、誘電体セラミック層12の厚み、例えば約120μmと、誘電体セラミック層12の誘電率とによる所定容量が第1の筒状内部電極2と第2の筒状内部電極3との間で発生し、この容量が第1の端子電極4と第2の端子電極5との間から導出されることになる。

【0028】上述の構成によれば、誘電体セラミック本体1は、その全体が緻密なセラミックで構成され、剛性が非常に高く構成される。従って、外部の衝撃やプリント配線基板に半田接合する際に発生する熱衝撃によって、誘電体セラミック本体1が破損することが一切ない。

【0029】また、特に、800MHz~2GHzの高周波信号で動作する回路に適用しても、その抵抗成分が100mΩ以下となるため、とくに回路のノイズレベルを小さくすることができ、低消費電力のセラミックコンデンサとなる。

【0030】このように高周波信号の回路に用いても、非常に低い抵抗成分となるのは、誘電体セラミック本体1に配置された内部電極の形状に起因するものと考えられる。即ち、従来の誘電体セラミック本体1内に平面的状の内部電極層を積層したセラミックコンデンサでは、1つの内部電極層で高周波の電流密度を調べると、内部電極層の端辺付近では疎となり、中央付近では密となってしまう。また、積層された複数の内部電極層で高周波の電流密度を調べると、プリント配線基板に近い底面側の内部電極層で密となっいる。

【0031】これに対して、本発明のように内部電極2、3の形状が筒状であり、内部電極2、3の長手方向の端辺が存在しないため、内部電極2、3の高周波の電流密度が全体で略均一になり、また、内部電極2、3が筒状で一体的に形成されていることから、プリント配線基板のパッドからみた内部電極2、3までの電圧降下などが実質的に発生しないことから、従来の積層型のセラ

ミックコンデンサでは得られない抵抗成分が、本発明の セラミックコンデンサでは得られるものと思われる。

【0032】本発明者は、同一の誘電体材料を用い、誘電体層と内部電極の対向面積を種々変更して、本発明のセラミックコンデンサ、従来のセラミックコンデンサの静電容量を1pF、3pF、5pF、7pF、10pFとなるようにし、800MHz~2GHzでの抵抗成分を、インピーダンスアナライザー(HP4291A)に

よって測定した。静電容量 1 p F の本発明の構造のセラミックコンデンサと従来のセラミックコンデンサの抵抗成分を表 1 に、3 p F の抵抗成分を表 2 に、5 p F の抵抗成分を表 3 に、7 p F の抵抗成分を表 4 に、10 p F の抵抗成分を表 5 に 夫々示す。

【0033】 【表1】

測定周波数(Miz)	本発明品の抵抗成分(πΩ)	従来品の抵抗成分(mΩ)
800	8 4	3 5 6
900	8 6	3 6 8
1000	9 0	3 8 2
1 2 0 0	9 3	3 8 9
1 4 0 0	9 5	3 9 5
1600	9 6	4 0 2
1800	9 6	4 0 9

[0034]

### (静電容量 3pF) ·

【表2】

測定周波数(MIz)	本発明品の抵抗成分(ωΩ)	従来品の抵抗成分(皿Ω)
800	8 3	2 5 8
900	8 6	2 6 0
1000	8 8	2 6 5
1200	8 8	2 6 7
1400	9 0	2 8 1
1600	9 5	283
1800	9 5	2 8 5

[0035]

【表3】

(静電容量 5 p F)

測定周波数(MBz)	本発明品の抵抗成分(ωΩ)	従来品の抵抗成分(ωΩ)
800	7.4	2 2 0
900	7 6	2 2 2
1000	7 8	2 1 8
1200	8 0	2 2 0
1400	8 5	2 4 5
1600	8 6	287
1800	9 2	2 8 5

[0036]

---

【表4】

測定周波数(MIz)	本発明品の抵抗成分(πΩ)	従来品の抵抗成分(πΩ)
800	7 2	200
900	7 5	2 3 6
1000	8 8	209
1200	8 8	2 2 2
1400	8 5	2 3 2
1600	9 0	237
1800	9 3	256

[0037]

【表5】

[静電容量 10pF]

測定周波数(MHz)	本発明品の抵抗或分(mΩ)	従来品の抵抗成分(mΩ)
800	7 8	201
900	6 9	205
1000	7 2	208
1200	7 5	2 2 6
1 4 0 0	7 9	2 3 3
1600	8 7	2 3 4
1800	8 8	256

【0038】以上のように、本発明のセラミックコンデンサでは、800MHz~2GHz帯において、低容量(10pF以下)で100m $\Omega$ 以下という極めて低い抵抗成分を示し、高いQ値の回路に適したセラミックコンデンサとなる。

【0039】次に、本発明のセラミックコンデンサの製造方法を説明する。

【0040】まず、図5に示すように、支持基板(図示せず)上に、誘電体セラミックペーストをドクターブレード法によって、誘電体セラミック本体1の外周の誘電体セラミック層13の一部、即ち誘電体セラミック本体1の底面に相当する外周誘電体セラミック層13の一部13dとなる誘電体層を形成する。

【0041】次に図6に示すように、この誘電体層13 d上に、第2の内部電極3のである誘電体セラミック本体1の底面側の導体膜3dとなる導体膜をAg-PdまたはPdを主成分とする導電性ペーストを用いて印刷、乾燥を行う。

【0042】次に、図7に示すように、導体膜3dおよびグリーンシート13d上に、中間の誘電体セラミック層12のである誘電体膜12dおよび外周の誘電体セラミック層13の一部である誘電体膜13al、13clを、グリーンシートの誘電体材料と同一材料を含む誘電体ペーストの塗布および乾燥により形成する。この時、第2の筒状内部電極3となる部分には、誘電体ペーストの印刷時によって溝部を形成する。

【0043】次に、図8に示すように、誘電体膜13a1、12d、13c1上に、第1の筒状内部電極2のである導体膜2dを、誘電体膜13a1、12d、13c1とが成す溝部に、第2の筒状内部電極3の一部である導体膜3a1、3c1を、上述の導電性ペーストの塗布および乾燥により形成する。

【0044】次に、図9に示すように、導体膜2d上

に、中心部の誘電体セラミック層となる誘電体膜 1 1 を、また先の誘電体膜 1 3 a 1 1 3 b 1 上に外周誘電体 セラミック層 1 3 の一部である誘電体膜 1 3 a 2 、 1 3 c 2 を、先の誘電体膜 1 2 d 上に外周誘電体セラミック層 1 2 の一部である誘電体膜 1 2 a 1 、 1 2 c 1 を、上述の誘電体ペーストの塗布および乾燥により形成する。この時、第 1 および 2 の筒状内部電極 2 、 3 となる部分には、誘電体ペーストの印刷時によって導体膜 2 d 、 3 a 1 、 3 c 1 が露出する溝部を形成する。

【0045】次に、図10に示すように、誘電体膜11 上及び誘電体膜11と誘電体膜12a1、12c1との間の溝部に第1の筒状内部電極2の一部である導体膜2 bを、また、誘電体膜13a2と12a1との間の溝部に第2の筒状内部電極3の一部である導体膜3a2を、さらに、誘電体膜13c2と12c1との間の溝部に、第2の筒状内部電極3の一部である導体膜3c2を、上述の導電性ペーストの塗布および乾燥により形成する。 【0046】次に、図11に示すように、導体膜2bお上び誘電体膜12a1、12c1上に中間の誘電体セラ

よび誘電体膜12a1、12c1上に中間の誘電体セラミック層12のである誘電体膜12bを、また、先の誘電体膜13a2、13c2上に、外周の誘電体セラミック層13の一部である誘電体膜3a3、13c3を、上述の誘電体ペーストの塗布および乾燥により形成する。この時、第2の筒状内部電極3となる部分には、誘電体ペーストの印刷時によって導体膜3a2、3c2が露出する溝部を形成する。

【0047】次に、図12に示すように、誘電体膜12 b上及び誘電体膜12bと誘電体膜13a3、13c3 との間の溝部に、第2の内部電極3の一部である導体膜 3bを、上述の導電性ペーストの塗布および乾燥により 形成する。

【0048】次に、図13に示すように、導体膜3bおよび誘電体膜13a3、13c3上に外周の誘電体セラ

ミック層13の一部である誘電体膜13bを、上述の誘電体ペーストの塗布および乾燥により形成する。

【0049】次に、図14に示すように、上述の誘電体膜13d上に順次印刷積層した積層体を、支持基板から剥離して、各セラミックコンデンサの誘電体セラミック本体1毎に切断する。この切断によって、図3、4に示すように、第1の筒状内部電極2となる導体膜は、切断したチップ体の一方の端面から露出し、第2の筒状内部電極3となる導体膜は、切断したチップ体の他方の端面から露出する。

【0050】次に、図15に示すように、切断したチップ体を300℃のオーブンにて25時間~35時間かけて脱バインダーを行い、1100℃~1200℃の焼成炉にて10時間程度焼成を行う。これにより、誘電体セラミック層11、中間の誘電体セラミック層12、外周の誘電体セラミック層13は互いに一体的になり、各導体膜は、第1の筒状内部電極2、第2の筒状内部電極3となる。

【0051】その後、焼成した誘電体セラミック本体1を、パレル研磨によって、第1の筒状内部電極2、第2の筒状内部電極3が誘電体セラミック本体1の端面から完全に露出させる。

【0052】次に、誘電体セラミック本体1の両端を、AgまたはAg-Pdのペースト内に浸漬し、第1および第2の端子電極4、5の下地厚膜導体膜を塗布し、焼付けを行い、さらに、厚膜導体膜の表面にNiや半田などのメッキ層を塗布する。

【0053】これによって、セラミックコンデンサが完 成する。

【0054】即ち、筒状の内部電極2、3を内部に有する誘電体セラミック本体1が、通常の誘電体ペーストを用いて形成するたとができ、しかも、1つの大型誘電体膜上に10000個以上のセラミックコンデンサが同時に形成することができる。

【0055】上述の各誘電体膜は、所定誘電体材料にアクリル系のパインダーと溶剤を混合し、粘度200~300Poise程度の誘電体ペーストを用い、選択的に印刷できるステンレス製の300~400メッシュのスクリーンで形成される。

【0056】また、各導体膜は、所定導体材料にアクリル系のパインダーと溶剤とを混合し、200~300Poise程度の導電性ペーストを用いる。

【0057】また、上述の製造方法では、誘電体セラミック本体1の垂直方向の誘電体膜および筒状内部電極は、誘電体ペーストの選択的な印刷、それによって形成される溝部への導電性ペーストの充填印刷によって形成されるが、例えば誘電体ペースト内に光硬化可能な樹脂成分を混合しておき、例えば誘電体膜を、その下の導体膜を含む全面に塗布、乾燥し、その後、筒状内部電極となる部分のみを、光硬化、エッチングによって選択的な

除去を行い、これによって形成された溝内に導電性ペーストを充填しても構わない。

【0058】尚、上述の実施例では、第1の筒状内部電極2と第2の筒状内部電極3とが、それぞれ一対形成されているが、これを複数対用いても構わない。例えば、中心の誘電体セラミック層11の外周に、第1の端面に露出する内側の第1の筒状内部電極を形成し、その周囲に第1の中間の誘電体セラミック層を形成し、その周囲に第2の中間の誘電体セラミック層を形成し、その周囲に第1の端面に露出する外側の第1の筒状内部電極を形成し、その周囲に第3の中間の誘電体セラミック層を形成し、その周囲に第3の中間の誘電体セラミック層を形成し、その周囲に第3の中間の誘電体セラミック層を形成しても構わない。このようにすれば、実施例に比較して大容量のセラミックコンデンサとなる。

#### [0059]

【発明の効果】本発明によれば、第1の筒状内部電極の外周面(内周面)と第2の筒状内部電極の内周面(外周面)とが、誘電体セラミック層を介して対向している。しかも、第1の筒状内部電極は、筒状の形状で第1の端子電極に接続し、第2の筒状内部電極は、その筒状の形状で第2の端子電極に接続しているため、筒状内部電極内の高周波電流密度が均一化する。これによって、抵抗成分を低くすることができる。

【0060】また、全体が緻密構造となるため、外部の 衝撃や熱衝撃によってセラミック本体にクラックや破損 が発生することがなく、耐衝撃性に優れたセラミックコ ンデンサとなる。

### 【図面の簡単な説明】

【図1】本発明のセラミックコンデンサの外観斜視図である。

【図2】図1中X-X線の断面図である。

【図3】図1中Y-Y線の断面図である。

【図4】図1中ZーZ線の断面図である。

【図5】本発明のセラミックコンデンサの製造方法を説明する概略図である。

【図6】本発明のセラミックコンデンサの製造方法を説明する概略図である。

【図7】本発明のセラミックコンデンサの製造方法を説明する概略図である。

【図8】本発明のセラミックコンデンサの製造方法を説明する概略図である。

【図9】本発明のセラミックコンデンサの製造方法を説明する概略図である。

【図10】本発明のセラミックコンデンサの製造方法を 説明する概略図である。

【図11】本発明のセラミックコンデンサの製造方法を 説明する概略図である。 【図12】本発明のセラミックコンデンサの製造方法を 説明する概略図である。

【図13】本発明のセラミックコンデンサの製造方法を 説明する概略図である。

【図14】本発明のセラミックコンデンサの製造方法を 説明する概略図である。

【図15】本発明のセラミックコンデンサの製造方法を 説明する概略図である。 【図16】従来の積層セラミックコンデンサを説明する 概略図である。

# 【符号の説明】

1・・・誘電体セラミック本体

2・・・第1の筒状内部電極

3・・・第2の筒状内部電極

4・・・第1の端子電極

5・・・第2の端子電極

